基于Verilog HDL的数字逻辑电路教学改革与探索

星级：  2 页

用Verilog—HDL设计数字逻辑系统

星级：  3 页

基于Verilog HDL的数字逻辑电路教学改革与探索

星级：  3 页

《数字逻辑电路》第4章 组合逻辑电路

星级：  18 页

数字逻辑 组合逻辑电路的设计与测试 实验报告

星级：  4 页

复杂数字逻辑的Verilog HDL 设计方法

星级：  82 页

FPGA（Verilog）实验报告

基于verilog_HDL_的数字计时器的毕业设计

基于verilog_HDL_的数字计时器的设计

华中科技大学数字逻辑第2次实验报告同步时序逻辑电路的设计。

华中科技大学 汇编语言程序设计实验报告（二）

´贵州大学实验报告